台積電副總：AI 時代的競爭是「誰能把晶片封裝在一起」

先講結論：過去我們看台積電，問的是「幾奈米」。但 AI 爆發之後，決定一顆 AI 晶片能做多大的，已經不只是製程，而是封裝——怎麼把一群晶片組在一起。這一層變化，多數人還沒跟上。

8 月 11 到 12 日，台積電在台北的 OCP APAC Summit 公開了一張圖：2022 到 2027 年，CoWoS 產能的年複合成長率超過 80%，SoIC 更超過 90%。翻成白話，這幾年台積電幾乎是用「每年接近翻倍」的速度在擴封裝產能。

一家全世界最會做先進晶片的公司，為什麼現在這麼瘋狂擴充「封裝」這件事？

答案跟 AI 怎麼運算，關係很深。

先給你一個框架：半導體找性能，開始換地方

以前半導體提升性能只有一條路：把電晶體做更小、把一顆晶片做更強。這條路還在走，但物理限制越來越近，成本跟良率的代價越來越大。

所以工程師開了第二條路：一顆不夠，就把很多顆不同功能的晶片組成一個系統。

這個框架你記住，後面每件事都是它的分身：一顆晶片做不大，就用 Chiplet 拆成好幾顆再重新組合起來。

封裝，就是「把很多顆組起來」這條路的核心技術。它從半導體製造的後段配角，變成決定系統有多強的關鍵。

為什麼 AI 特別吃這一套

一套高階 AI 運算系統，需要的不只是 GPU。旁邊要搭大量的 HBM 高頻寬記憶體，而且模型越大，GPU、HBM、Chiplet 之間要交換的資料量越驚人。

這裡有個很硬的物理事實：這些晶片如果離得太遠，資料傳輸就變慢、耗電也增加。

所以工程師的解法是把不同晶片放得極近，整合成一個巨大的封裝系統。這就是 CoWoS 爆紅的原因。

CoWoS 全名 Chip on Wafer on Substrate，名字不用記，理解它做什麼就好：把運算晶片、Chiplet、HBM 用極高密度整合在同一個封裝裡。以前不同晶片像住在城市的不同區，靠較長的道路交換資料；CoWoS 是直接把 GPU 跟 HBM 搬進同一個社區、中間蓋高速公路。距離短、密度高，頻寬就上得去。

NVIDIA 這類高階 AI 加速器，就是大量靠這個。AI 要的早就不是「一顆最快的晶片」，是一整群晶片高速協同工作。

問題不是做不出來，是客戶還要更多

在這次峰會上，台積電先進封裝技術暨服務副總經理何軍講了一句話，我覺得比任何一張成長曲線都值得記：

「我們終於快要滿足客戶需求了。還沒有，但非常接近。」

擴到每年翻倍，還是餵不飽。更關鍵的是良率：台積電表示，多款已經量產的 AI 客戶產品，CoWoS 良率已經超過 98%，部分達到 99%。

這代表什麼？代表台積電面對的問題，已經不是「這技術做不做得出來」，而是「做得出來、良率還這麼高，客戶卻要更多」。技術瓶頸過了，變成產能瓶頸。這是完全不同層級的問題。

它已經一路卡到伺服器能不能出貨

這件事已經傳到下游。鴻海最近談 NVIDIA 新一代 Vera Rubin AI 伺服器（機櫃預計 2026 第四季開始出貨）時直接提醒：明年整體 AI server rack 市場能放量多少，一個關鍵因素就是晶片廠到底拿得到多少 CoWoS 產能。

這句話值得停一下。以前判斷 AI 伺服器能不能大量出貨，看的是 NVIDIA GPU 生產多少。現在供應鏈多問一句：這些 GPU 有沒有足夠的先進封裝產能可以完成？

CoWoS 已經從一項製程技術，變成整條 AI 供應鏈的產能變數。這是我認為多數投資人還沒重新定價的一件事。

台積電真正可怕的地方，開始不只有代工

這可能才是最該注意的。

台積電原本最強的能力，是幫 NVIDIA、Apple、AMD 做先進晶片。現在它往後又延伸一步：邏輯晶片幫你做、Chiplet 幫你整合、HBM 跟運算晶片用 CoWoS 幫你連起來，再加上 SoIC 這類 3D 堆疊，未來還能從平面走向垂直。

它正在從「製造一顆晶片」，擴展成「製造一個由很多晶片組成的運算系統」。這也是為什麼台積電把 CoWoS、SoIC、InFO 全部收進同一個名字：3DFabric。

我的判斷是：護城河的形狀變了。純製程領先可以被追（三奈米、兩奈米，別人終究會到），但「幫你把整個系統組起來」綁的是整條供應鏈的設計習慣跟產能承諾，換供應商的成本高得多。台積電這幾年真正在加深的，是後面這道。

摩爾定律沒有消失，只是工程師換了地方找性能。以前談半導體，我們最常看的數字是幾奈米。AI 時代之後，你可能還得學另外幾個名字：Chiplet、HBM、CoWoS、SoIC、3D IC。

總結：
台積電副總說 AI 時代的競爭是「誰能把晶片封裝在一起」——封裝從半導體後段配角變成決定 AI 晶片能做多大的核心技術，護城河的形狀正在從純製程領先，變成幫你把整個系統組起來。

誰有辦法把越來越多顆晶片，組成一台更大的「超級晶片」。